



Trường Đại học Công nghệ Thông tin

Khoa Kỹ thuật máy tính

GVHD: Hồ Ngọc Diễm

GIẢI THUẬT SỬ LÝ ẢNH TRÊN FPGA

Lương Ngọc Đại - 23520215

Trần Đức Cường - 23520208



TABLES OF CONTENT

Phần I: Giới thiệu đề tài

Phần II: Cơ sở lý thuyết

Phần III: Thiết kế hệ thống

Phần IV: Kết quả mô phỏng và thực nghiệm

Phần V: Kết luận và hướng phát triển.





PHẦN I: GIỚI THIỆU



Phần I: GIỚI THIỆU

Vấn đề

Trong những năm gần đây, xử lý ảnh số đã trở thành một lĩnh vực quan trọng và được ứng dụng rộng rãi trong nhiều hệ thống hiện đại như camera giám sát, xe tự hành, y tế, robot và trí tuệ nhân tạo. Các hệ thống này yêu cầu khả năng xử lý dữ liệu hình ảnh nhanh, chính xác và hoạt động theo thời gian





Phần I: GIỚI THIỆU

Giải pháp

Trong các nền tảng phần cứng hiện nay, FPGA có ưu điểm về khả năng xử lý song song, tốc độ cao và khả năng hoạt động thời gian thực, rất phù hợp cho các bài toán xử lý ảnh. So với xử lý bằng phần mềm trên CPU, FPGA giúp tăng tốc đáng kể các phép toán ảnh và giảm độ trễ hệ thống.





Phần I: GIỚI THIỆU

Nội dung thực hiện

- Tìm hiểu cơ sở lý thuyết về xử lý ảnh số và FPGA.
- Nghiên cứu nguyên lý của các thuật toán: Grayscale, Median Filter, Histogram Equalization
- Thiết kế phần cứng bằng Verilog HDL.
- Xây dựng các module xử lý ảnh trên FPGA.
- Mô phỏng và kiểm tra hoạt động của hệ thống bằng ModelSim.
- Nạp thiết kế lên kit FPGA DE2 để kiểm thử thực tế.
- Truyền dữ liệu ảnh giữa máy tính và FPGA.
- Đánh giá chất lượng ảnh sau xử lý.





PHẦN II: CƠ SỞ LÝ THUYẾT

- Tổng quan xử lý ảnh
- Chuyển ảnh màu sang ảnh xám (Gray scale)
- Xử lý ảnh nhiễu (Median filter)
- Cân bằng độ tương phản (Histogram equalization)



Tổng quan xử lý ảnh số

Xử lý ảnh số (Digital Image Processing) là lĩnh vực nghiên cứu các phương pháp sử dụng máy tính hoặc phần cứng số để xử lý, phân tích và cải thiện chất lượng ảnh. Các thuật toán này nhằm mục đích:

- Cải thiện chất lượng ảnh.
- Loại bỏ nhiễu.
- Tăng độ tương phản.
- Hỗ trợ nhận dạng và phân tích ảnh.

Ảnh số là ảnh được biểu diễn dưới dạng ma trận các điểm ảnh (pixel).



Chuyển ảnh màu sang ảnh xám

Ảnh màu RGB bao gồm ba thành phần màu Red (R); Green (G); Blue (B). Mỗi kênh màu được biểu diễn bằng 8-bit. Do đó, một pixel ảnh màu sẽ có tổng cộng 24-bit dữ liệu.

Để chuyển đổi ảnh RGB sang ảnh grayscale ta chuyển ảnh màu RGB sang ảnh bitmap

Tách từng pixel ảnh màu RGB thành 3 kênh màu R, G, B. Mỗi kênh màu là 8 bit.

Xử dụng công thức chuẩn luminance để điều chỉnh giá trị từng kênh R,G,B để thành ảnh xám (gray scale):

$$Y = 0.299 \cdot R + 0.587 \cdot G + 0.114 \cdot B$$



Xử lý ảnh nhiễu median filter


Dùng bộ lọc trung vị (median filter) để xử lý. Lọc trung vị là một kỹ thuật lọc phi tuyến (non-linear), nó khá hiệu quả đối với hai loại nhiễu: nhiễu đốm (speckle noise) và nhiễu muối tiêu (salt-pepper noise).

4	4	3	2	1	1
4	4	3	2	1	1
3	3	1	2	4	4
5	5	1	6	2	2
2	2	3	5	6	6
2	2	3	5	6	6

4 4 3 4 4 3 3 3 1

Arrange it in ascending or descending order

4 4 4 4 3 3 3 3 1






Xử lý ảnh nhiều median filter

Để tăng tốc độ xử lý ảnh trên FPGA, đề sử dụng Sort Network để sắp xếp dữ liệu cho bộ lọc trung vị.

Sort network (mạng phân loại/mạng sắp xếp) là một mô hình tính toán song song, bao gồm các bộ so sánh (comparators) kết nối cố định với nhau để sắp xếp một số lượng đầu vào xác định. Khác với thuật toán sắp xếp thông thường, thứ tự so sánh của sort network được định sẵn, không phụ thuộc vào kết quả các bước trước đó, giúp tối ưu cho phần cứng và xử lý song song.





Cân bằng độ tương phản

Thuật toán histogram equalization là một phương pháp xử lý ảnh kỹ thuật số giúp tăng cường độ tương phản và mở rộng dải phân bố cường độ sáng. Kỹ thuật này trải đều các mức xám, làm cho hình ảnh rõ nét và chi tiết hơn, đặc biệt khi ảnh bị quá tối hoặc quá sáng

Thuật toán gồm các bước chính:

- Xây dựng hàm histogram gốc
- Tính hàm phân phối tích lũy
- Tính hàm biến đổi mức xám
- Tạo ảnh đầu ra



Cân bằng độ tương phản

Xây dựng hàm histogram gốc:

Để xây dựng Histogram gốc ta tiến hành thống kê tần suất xuất hiện $h(r_k)$ của từng mức xám r_k trong ảnh. Sau đó ta tính xác suất phân phối:

$$p(r_k) = \frac{h(r_k)}{N}$$

Trong đó: $p(r_k)$ là xác suất xuất hiện mức xám r_k trong ảnh.

Độ tương phản là sự khác biệt giữa vùng sáng và vùng tối trong ảnh.

Histogram tập trung hẹp $\rightarrow$ độ tương phản thấp.


Histogram trải rộng $\rightarrow$ độ tương phản cao.

Histogram tập trung ở phần đầu $\rightarrow$ ảnh tối

Histogram tập trung ở phần cuối $\rightarrow$ ảnh sáng



Cân bằng độ tương phản





Cân bằng độ tương phản

Tính hàm phân phối tích lũy:

Sau khi tính được xác suất phân bố, tiến hành tính hàm phân phối tích lũy (CDF – Cumulative Distribution Function):

$$CDF(r_k) = \sum_{j=0}^k p(r_j)$$

Trong đó: $CDF(r_k)$ là tổng xác suất từ mức xám 0 đến mức xám r_k , luôn tăng dần từ $0 \rightarrow 1$.
Ý nghĩa: Biểu diễn xác suất tích lũy, dùng để ánh xạ mức xám.



Cân bằng độ tương phản

Tính hàm biến đổi mức xám:

Sau khi tính được CDF , mức xám mới sẽ được tính dựa vào công thức:

$$s_k = (L - 1) \times CDF(r_k)$$

Trong đó s_k là mức xám mới , L là số mức xám của ảnh.

Đối với ảnh grayscale 8-bit L sẽ bằng 256.

Do đó

$$s_k = 255 \times CDF(r_k)$$

Kết quả sẽ được làm tròn thành số nguyên để tạo thành giá trị pixel mới.



Cân bằng độ tương phản

Tạo ảnh đầu ra :

Ở bước cuối cùng, mỗi pixel có giá trị mức xám ban đầu r_k sẽ được thay thế bằng giá trị mới s_k . Sau quá trình ánh xạ Histogram của ảnh sẽ được phân bố đều hơn, độ tương phản của ảnh được cải thiện và các chi tiết trong vùng tối và vùng sáng trở nên rõ hơn.

$$r_k = s_k$$



PHẦN III: Thiết kế hệ thống


- Sơ đồ khối hệ thống
- Module Gray scal
- Module Median filter
- Module Histogram equalization



SƠ ĐỒ KHỐI HỆ THỐNG

Hệ thống tích hợp Nios II CPU làm trung tâm điều khiển, kết nối các module phần cứng chuyên dụng qua bus Avalon.


FPGA-BASED OPTIMIZED IMAGE PROCESSING SYSTEM ARCHITECTURE






CÁC MODULE XỬ LÝ CHUYÊN DỤNG

Gray scale: Module tính toán dùng nhân và cộng tối ưu bit-shift



Median Filter: Thiết kế mạng so sánh 9 tầng cho cửa sổ 3x3.







CÁC MODULE XỬ LÝ CHUYÊN DỤNG

Histogram Equalization

Histogram:



Cdf_lut:



Equalize:





QUẢN LÝ BỘ NHỚ SDRAM

SDRAM được sử dụng để lưu toàn bộ dữ liệu ảnh đầu vào, cũng như ảnh sau khi xử lý của từng khối phần cứng

Địa chỉ (Address Offset)	Vùng dữ liệu	Định dạng
0x00800000	Ảnh đầu vào (Input)	8-bit/pixel (Grayscale)
0x00800000 + IMAGE_SIZE	Ảnh sau Median Filter	8-bit/pixel (Grayscale)
0x00800000 + 2*IMAGE_SIZE	Ảnh sau Histogram Equalization	8-bit/pixel (Grayscale)
SDRAM Controller	Giao tiếp với Bus Avalon	16-bit Data Access

Dữ liệu ảnh được truyền THẲNG vào SDRAM thông qua JTAG Master Bridge bằng Tcl Script, giúp giải phóng hoàn toàn CPU Nios II.





GIAO TIẾP PC – FPGA (SYSTEM CONSOLE)

- ⚡ **Truyền dữ liệu qua JTAG Master:** Sử dụng JTAG Avalon Master Bridge để ghi/đọc trực tiếp SDRAM
- 📄 **Nguyên lý:** Dữ liệu từ PC truyền qua JTAG Bridge ghi trực tiếp vào SDRAM (Bus Master), không chiếm dụng tài nguyên Nios II.
- >_ **Tcl Script:** Tự động hóa quy trình nạp/đọc ảnh binary.

Lệnh chính:

```
master_write_from_file [path] [addr]
```

```
master_read_to_file [path] [addr]
```




LƯU ĐỒ THUẬT TOÁN

Hệ thống xử lý ảnh được thực hiện theo các bước sau

Mô tả hoạt động:

- Nhận dữ liệu ảnh từ máy tính.
- Chuyển đổi ảnh RGB sang grayscale.
- Thực hiện lọc nhiễu bằng Median Filter.
- Tăng độ tương phản bằng Histogram Equalization.
- Lưu ảnh kết quả.





Phần IV: Kết quả mô phỏng và thực nghiệm




KẾT QUẢ: GRAYSCALE

Mô phỏng ảnh chụp Ngày Nhà Giáo VN. Chuyển đổi chính xác sang 8-bit xám.





KẾT QUẢ: MEDIAN FILTER





KẾT QUẢ: HISTOGRAM






KẾT QUẢ: HISTOGRAM







KẾT QUẢ: MEDIAN + HISTOGRAM





VIDEO NẠP KIT:





Phần V: KẾT LUẬN & HƯỚNG PHÁT TRIỂN



Kết quả đạt được

Nghiên cứu lý thuyết về xử lý ảnh số và FPGA.
Mô phỏng và kiểm tra chức năng hoạt động của từng module. Truyền dữ liệu ảnh từ máy tính xuống FPGA thông qua JTAG UART lưu trên SDRAM
Kiểm thử và đánh giá kết quả xử lý của các thuật toán
Ảnh grayscale chuyển đổi chính xác.
Median Filter giúp giảm nhiễu muối tiêu.
Histogram Equalization cải thiện độ tương phản.
Hệ thống hoạt động ổn định trên kit FPGA DE2.
Các thuật toán được thực hiện bằng phần cứng giúp tăng tốc độ xử lý.

Hướng phát triển

Xây dựng hệ thống xử lý video realtime thay ảnh tĩnh.
Tích hợp hiển thị trực tiếp qua VGA hoặc HDMI.
Nâng cấp thuật toán Histogram Equalization thành CLAHE để cải thiện chất lượng ảnh tốt hơn.
Thực hiện các thuật toán phát hiện biên
Tối ưu tốc độ và tài nguyên phần cứng của hệ thống.
Thiết kế kiến trúc pipeline để tăng hiệu năng xử lý.
Kết hợp các mô hình AI hoặc CNN accelerator trên FPGA cho các ứng dụng nhận dạng ảnh.
Mở rộng hệ thống sang FPGA có tài nguyên lớn hơn.



THANK YOU

